• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1992007383A1
    申请号:PCT/JP1991/001398
    申请日:1991-10-15
    公开日:1992-04-30
    发明作者:Koji Kato
    申请人:Seiko Epson Corporation；
    IPC主号:H01L27-00
    专利说明:
    [0001] 明 細 書 半導体装置 技 術 分 野
    [0002] 本発明は、 強誘電体を用いた、 半導体記憶装置の構造に関するものである。 背 景 技 術
    [0003] 従来の半導体不揮発性メモリとしては、 絶縁ゲー卜中のトラップまたは浮 遊ゲートにシリコン基板からの電荷を注入することによりシリコン基板の表 面ポテンシャルが変調される現象を用いた、 M I S型トランジス夕が一般的 に使用されており、 EPROM (紫外線消去型不揮発性メモリ） や EE PROM (電気的書換え可能型不揮発性メモリ） などとして実用化されている。 しか しこれらの不揮発性メモリは、 情報の書換え電圧が、 通常約 20 V前後と高 いことや、 書換え時間が非常に長い （例えば EE PROMの場合数十 ms e c) 等の欠点を有する。 また、 情報の書換え回数が、 約 1 02回程度であり、 非常 に少なく、 繰り返し使用する場合には問題が多い。
    [0004] 電気的に分極が反転可能である強誘電体を用いた、 不揮発性メモリについ ては、 書き込み時間と、 読みだし時間が原理的にほぼ同じであり、 また電源 を切っても分極は保持されるため、 理想的な不揮発性メモリとなる可能性を 有する。 この様な強誘電体を用いた不揮発性メモリについては、 例えば米国 特許 4 1 49 302のように、 シリコン基板上に強誘電体からなるキャパシ 夕を集積した構造や、 米国特許 3832700のように M I S型トランジス 夕のゲート部分に強誘電体膜を配置した不揮発性メモリなどの提案がなされ ている。 また、 最近では第 2図のような MO S型半導体装置に積層した構造 の不揮発性メモリが I EDM' 87 p . 850— 85 1に提案されている。 第 2図において、 （20 1 ) は P型 S i基板であり、 （202 ) は素子分 離用の L O C O S酸化膜、 （ 2 0 3 ) はソースとなる N型拡散層であり、 ( 204 ) はドレインとなる N型拡散層である。 （ 205 ) はゲート電極で あり、 （206) は層間絶縁膜である。 （207) が強誘電体膜であり、 電 極 （208) と （209) により挟まれ、 キャパシ夕を構成している。 （210) は第 2層間絶縁膜であり、 （2 1 1 ) が配線電極となる A 1である。 この様 に MO S型半導体装置の上部に強誘電体膜を積層した構造では、 酸化雰囲気 中での熱処理の際に、 半導体素子中に酸素が拡散し、 素子特性を劣化させる という課題を有する。
    [0005] そこで本発明はこのような課題を解決するもので、 その目的とするところ は、 半導体素子中への酸素の拡散を阻止し、 それによる素子特性の劣化を防 止することによって、 優れた半導体装置を提供することにある。 発 明 の 開 示
    [0006] 本発明の半導体装置は、 強誘電体を用いたキャパシタが、 能動素子が形成 された同一半導体基板上に集積された半導体装置において、
    [0007] 前記半導体基板と前記キャパシタとの間の層に、 導電性の酸素非透過膜を 有し、 かつ、 前記導電性の酸素非透過膜の層が、 層間絶縁膜によって他の層 より絶縁されていることを特徴とする。 図面の簡単な説明
    [0008] 第 1図 （a) は本発明の実施例による、 半導体装置の主要断面図である。 第 1図 （b ) は本発明の実施例による、 半導体装置の主要平面図である。 第 2図は従来の技術による、 半導体記憶装置の主要断面図である。 1 0 1 · · ' シリ コン基板 発明を実施するための最良の形態
    [0009] 第 1図 （a) は、 本発明の半導体装置の一実施例における主要断面図であ る。 以下、 第 1図にしたがい、 本発明の半導体装置を説明する。 ここでは説 明の都合上 S i基板を用い、 Nチャンネルトランジスタを用いた例につき説 明する。
    [0010] (第 1図 （a) )
    [0011] ( 1 0 1 ) は P型 S i基板であり、 例えば 2 0 Ω · c mの比抵抗のゥェハ を用いる。 （ 1 02) は素子分離用の絶縁膜であり、 例えば、 従来技術であ る L 0 C 0 S法により酸化膜を 6 00 O A形成する。 （ 1 03) はソースと なる N型拡散層であり、 例えばリンを 80 K e V5 x l O 15 cm—2イオン注入 することによって形成する。 （1 04) はドレインとなる N型拡散層であり、 ( 1 03) と同時に形成する。 （ 1 05) はゲート電極であり、 例えばリン でドープされたポリシリ コンを用いる。 （ 1 06) は第 1層間絶縁膜であり、 例えば化学的気相成長法により リンガラスを 400 O A形成する。
    [0012] ( 1 07) は本発明の主旨による導電性の酸素非透過膜であり、 例えば窒 化チタンを酸化雰囲気中でのスパッタ法により、 1 000 A形成する。 その 後、 （ 1 03) 、 （ 1 04) などの高濃度拡散層、 及び、 （ 1 05 ) などの ゲー ト電極と、 それより上層に位置する配線層とが接続されるべき部位の導 電性の酸素非透過膜 （ 1 07 ) に、 フォ ト リ ソグラフィ技術を用いて、 穴 ( 1 1 4) をあける。 ここで注意しなければならないことは、 （ 1 03) 、 ( 1 04) 、 ( 1 05) 等の領域と、 それより上層の配線層とが接続される べき接続孔 （ 1 1 5) の側壁に、 導電性の酸素非透過膜 （ 1 07 ) が露出し ないよう、 穴 （ 1 1 4) は接続孔 （ 1 1 5 ) よりおおきく しなければならな い。 次に、 第 2眉間絶縁膜として、 酸化珪素を化学的気相成長法により 1 500 A形成する。
    [0013] ( 1 08) は強誘電体を挟む一方の電極であり、 例えば P tをスパッ夕法 により、 1000A形成する。 （107) は強誘電体膜であり、 例えば PbT i〇s
    [0014] r をスパッ夕法により、 200 O A形成した後、 700°Cの酸素雰囲気中で焼 結する。 （109) は強誘電体膜を挟む、 もう一方の電極であり、 （1 08) と同様にして形成する。 （ 1 1 0) は第 3眉間絶縁膜であり、 例えば化学的 気相成長法によりリ ンガラスを 4000 A形成した後、 従来からの技術であ る、 フォ ト ·エッチングによって、 接続孔 （ 1 1 5) を形成する。 この時注 意しなければならないことは、 導電性の酸素非透過膜 （ 1 0 7 ) が接続孔 ( 1 1 5) の側壁より露出しないよう、 第 1図 （b) に示すように、 接続孔
    [0015] ( 1 1 5) を穴 （1 1 4) より内側に形成する必要がある。
    [0016] (1 12) は配線電極であり、 例えば、 アルミニウムをスパッタ法により、
    [0017] 5000 A形成し、 所定のパターンを形成する。 以上をもって、 本実施例の構造を得る。 このような構造にすることによって、 酸素非透過膜 （ 1 07) 形成以後の 酸素雰囲気中での熱処理による、 酸素の基板への拡散は阻止され、 また、 酸 素非透過膜 （107) が導電性であることによる回路の短絡は、 接続孔 （1 15) を、 （ 1 07) にあけられた穴 （ 1 1 4) より内側に形成することによって 回避される。 さて、 第 1図 （a) において、 酸素非透過膜 （ 1 07) がない場合、 チタ ン酸鉛の焼結時に、 700°Cの酸素中で熱処理を行うと、 Nチャンネル型の MO S トランジスタのオフリーク電流は、 ドレイン電圧 5 V時において、 約 1 0— 7Aであったが、 本実施例の構造とした場合、 同様な熱処理を加えても、 オフリーク電流は約 1 0— 1 ' Aであった。 産業上の利用可能性
    [0018] 本発明によれば、 能動素子が形成された半導体基板上に導電性の酸素非透 過膜を形成したことにより、 それ以後の工程における酸化雰囲気中での熱処 理の際の、 半導体基板中への酸素の拡散が阻止され、 それによる素子特性の 劣化を防止できるという効果を有する。
    权利要求:
    Claims請 求 の 範 囲
    ( 1 ) 強誘電体を用いたキャパシタが、 能動素子が形成された同一半導体基 板上に集積された半導体装置において、 前記半導体基板と前記キャパシタと の間の層に、 導電性の酸素非透過膜を有することを特徴とする半導体装置。
    (2) 前記導電性の酸素非透過膜の層が、 層間絶縁膜によって、 他の層より 絶縁されていることを特徴とする、 請求項 （ 1 ) 記載の半導体装置。
    (3) 前記導電性の酸素非透過膜より上部にある配線層と、 前記半導体基板 とを接続するべき接続孔部において、 前記導電性の酸素非透過膜に開けられ た孔の内側に、 前記層間絶縁膜にあけられた、 前記配線層と前記半導体基板 とを接続すべき接続孔を有することを特徴とする、 請求項 （ 1 ) 又は （2) 記載の半導体装置。
    ( 4 ) 前記導電性の酸素非透過膜が、 T i N、 T i W、 M 0 S i、 酸素処理 された T i N、 T i ONのいづれかを主成分とすることを特徴とする、 請求 項 （ 1 ) 記載の半導体装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5661054A|1997-08-26|Method of forming a non-volatile memory array
    US7119406B2|2006-10-10|Semiconductor integrated circuit device having deposited layer for gate insulation
    US5014098A|1991-05-07|CMOS integrated circuit with EEPROM and method of manufacture
    KR940009644B1|1994-10-15|불휘발성 반도체메모리장치 및 그 제조방법
    US6818943B2|2004-11-16|Semiconductor device having a shield plate for applying electric potential to the semiconductor substrate
    US5168334A|1992-12-01|Non-volatile semiconductor memory
    US4868619A|1989-09-19|Single transistor electrically programmable memory device and method
    KR100210721B1|1999-07-15|반도체 소자용 분리 구조 및 반도체 소자
    US4258378A|1981-03-24|Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
    KR100522211B1|2005-10-14|반도체장치 및 그 제조방법
    KR100340924B1|2002-06-20|강유전체 비휘발성 트랜지스터 및 그의 제조방법
    KR100432888B1|2004-05-22|비휘발성 메모리 소자 및 그 제조방법
    JP4451594B2|2010-04-14|半導体集積回路装置及びその製造方法
    US6278164B1|2001-08-21|Semiconductor device with gate insulator formed of high dielectric film
    US5767541A|1998-06-16|Semiconductor memory device with ferroelectric capacitor
    JP4262314B2|2009-05-13|Ｎａｎｄ型不揮発性メモリ素子、その製造方法及び駆動方法
    KR930007527B1|1993-08-12|스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
    US5153144A|1992-10-06|Method of making tunnel EEPROM
    CN100474564C|2009-04-01|一种制造集成电路的方法
    JP4511642B2|2010-07-28|強誘電体キャパシタの製造方法
    US6184093B1|2001-02-06|Method of implementing differential gate oxide thickness for flash EEPROM
    US6521929B2|2003-02-18|Semiconductor device having ferroelectric memory cells and method of manufacturing the same
    US6337496B2|2002-01-08|Ferroelectric capacitor
    KR100810710B1|2008-03-07|워드라인 격리를 위한 전하 저장 및 비트라인의 동시 형성
    US5150179A|1992-09-22|Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and method for making and using the same
    同族专利:
    公开号 | 公开日
    JPH04158571A|1992-06-01|
    EP0506969A1|1992-10-07|
    EP0506969A4|1992-11-19|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1992-04-30| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1992-04-30| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    1992-07-22| WWE| Wipo information: entry into national phase|Ref document number: 1991917701 Country of ref document: EP |
    1992-10-07| WWP| Wipo information: published in national office|Ref document number: 1991917701 Country of ref document: EP |
    1993-06-07| WWW| Wipo information: withdrawn in national office|Ref document number: 1991917701 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]